不定サイクル演算を考慮した 高位合成の可変スケジューリング・バインディング

戸田 勇希[†] 石浦菜岐佐[†] 曽根 康介[†]

† 関西学院大学 理工学部 〒 669-1337 兵庫県三田市学園 2-1

あらまし 本稿では、高位合成における可変スケジューリングと、これに対応したバインディングの手法を提案する. 従来のスケジューリングでは、全ての演算が固定のサイクル数で完了することを前提とし、演算を実行するタイミング や各演算を実行する演算器を一意に決定していた.しかし、メモリアクセス演算などでは、実行サイクル数がアドレス やメモリの状態により変化する.従来法では、このような「不定サイクル演算」にも一定のサイクル数を仮定してスケ ジューリングを行っているが、無駄な待ちが生じることがあり、その結果得られるハードウェアは必ずしも効率的とは 言えない.本稿では、不定サイクル演算を含む動作記述に対しても効率的なスケジューリングを行える手法として、可 変スケジューリングを提案する.本手法では、演算器の完了信号を元に、実行時の状況に応じて各演算の実行タイミン グを選択することを許す.可変スケジューリング、およびそのバインディングを高位合成システムに実装し、いくつか のベンチマークに対して評価実験を行った.その結果、従来のスケジューリングと比較して状態数は増加するが、総サ イクル数は最大で 16 ~ 31% 削減することができた.

キーワード 高位合成,可変スケジューリング,不定サイクル演算

Variable Scheduling and Binding for High-Level Synthesis Considering Indefinite Cycle Operations

Yuki TODA[†], Nagisa ISHIURA[†], and Kousuke SONE[†]

† School of Science and Technology, Kwansei Gakuin University 2-1 Gakuen, Sanda, Hyogo, 669-1337, Japan

Abstract This article presents variable scheduling and binding for high-level synthesis. Conventional scheduling algorithms decide the operations' execution timing assuming that each operation takes a fixed number of cycles. However, on some operations such as memory accesses and serial multiplication/division, the number of cycles for the operation may vary depending on the values of operands or the states of the hardware. The variable scheduling enables efficient computation in the presence of such indefinite cycle operations where that timing of each operation execution is adaptively decided depending on the completion signals from the functional units. Experimental results show that the number of the execution cycles are reduced by 16 - 31%, although the number of states are increased as compared with the conventional scheduling algorithms.

Key words high-level synthesis, behavioral synthesis, variable scheduling, indefinite cycle operation

1. はじめに

高位合成(動作合成)[1]はハードウェアの動作記述から論理 合成可能なレジスタ転送レベル回路を自動設計する技術であり, VLSIの設計を効率化する技術として実用化が進んでいる.

高位合成の処理過程のうち、スケジューリングでは各演算を 実行するタイミングや使用する演算器の種類を決定する.従来 のスケジューリング手法は、演算に要するサイクル数が一定で あることを前提とし、演算を開始するタイミングや、演算を実 行する演算器の種類を一意に決定する [1]. しかし、演算のサイ クル数は必ずしも一定ではなく、実行サイクル数がオペランド の値や状況によって変動する場合がある. 例えば、メモリアク セス演算や減算シフト型の除算は、アドレスやデータに依存し てサイクル数が変動し得る. 従来のスケジューリングでは、こ のような演算は、サイクル数を最大値、あるいは特定の値であ ると仮定してスケジューリングし、仮定したサイクル数以下で 演算が完了しなければ回路全体をストール(停止)させていた. しかし、実行時に演算の実行サイクル数が仮定と異なっていた 場合には、無駄な待ちが生じることになる.

これに対し、本稿では、高位合成における可変スケジューリン グを提案する.本手法では、演算器の完了信号を元に、各演算の 実行タイミングを実行時の状況に応じて選択することにより、 不定サイクル演算を含むコードに対しても効率的なスケジュー リングを実現することができる.また、本稿では可変スケジュー リングに対応したバインディング手法を提案する.従来のバイ ンディングと異なり、可変スケジューリングの結果に対しては 各演算(値)に対してそれを実行する演算器(レジスタ)を必ず しも一意に決定できないため、これに適したバインディング手 法を提案する.

上述のスケジューリング及びバインディングを高位合成シス テムに実装した. その結果, 状態数数が 18 倍に増加するが, 従 来のスケジューリングと比して総サイクル数を 16 ~ 31% 削減 できることができた.

以下,第2節で不定サイクル演算,および従来法における不 定サイクル演算の扱いについて述べ,第3節で本論文で提案す る可変スケジューリングとそのアルゴリズムの詳細を述べる. 第4節でこの可変スケジューリングに適したバインディング及 びそのアルゴリズムを説明し,第5節で本手法の実装,シミュ レーションを行いその結果を検証する.第6節で結論と今後の 課題を述べる.

2. 不定サイクル演算とそのスケジューリング

2.1 サイクル数が不定の演算

実行サイクル数が不定となる演算(不定サイクル演算)の一 例として、ロードやストアなどのメモリアクセス演算が挙げら れる.メモリアクセスでは、キャッシュヒットするか否か(ヒッ トすれば1サイクル、しなければ10サイクルなど)や、バース トモード(最初のアクセスは常に4サイクル必要となるが、以 降の連続したアドレスに対するアクセスは1サイクルで完了す る)などによりサイクル数が変動する.また、シリアル乗算器や 減算シフト型の除算器でもオペランドの値によりサイクル数が 変動する.

2.2 従来法における不定サイクル演算の扱い

本稿では、資源制約スケジューリング(与えられた資源制約 下で実行サイクル数最小化を目指す)を対象とする.

図1(a) は, 加算器が1個, メモリアクセスユニットが2個使 えるという制約下でスケジューリングを行った例である. ただ し, 加算の遅延は1サイクルで固定だが, ロード(L)の遅延は オペランドによって1~2サイクルに変動するものとする.従 来の手法では,例えばロード演算は最大の2サイクルを要する ものとしてスケジューリングを行う. この場合,必ず全体を5 サイクルで完了できるが,仮に実行時 f4 が1サイクルで完了 したとしても, f5 の実行を早めることはできない.

これに対し、(b) のようにロード演算を最小の1 サイクルと

仮定してスケジューリングを行い、1 サイクルで完了しなかっ た場合には回路全体をストールさせるという方法が考えられる. この場合、最短で 3 サイクルで全演算を完了できるが、f₂、f₄ が 2 サイクル必要とした時には (c) のように回路をストールさ せる必要があり、全体で 5 サイクルを要する. しかし、もしあ らかじめ f₂、f₄ に 2 サイクルを要することがわかっていれば、 (d) のようにスケジューリングを行うことができ、4 サイクルで 計算を完了することができる. このように、従来法では不定サ イクル演算を含むコードに対しては必ずしも最適なスケジュー リングを行うことはできない.



(c) ストール時 (d) f_2, f_4 のみ 2 サイクル

図 1: 従来法による不定サイクル演算のスケジューリング

3. 可変スケジューリング

3.1 可変スケジューリングとその表現

前節の問題を解決する手法として、本稿では各演算を実行す るタイミングおよび演算器の種類を実行時に決定する可変スケ ジューリングを提案する.

本手法は、スーパスケーラマイクロアーキテクチャ [2] と同 様、実行時に他の演算の完了状態に依存して次に実行する演算 を変更できる.しかし、これをリザベーションステーションや リオーダバッファを用いた複雑なハードウェアではなく、あら かじめ計算した状態遷移グラフに基づく制御により実現する.

本手法では、各演算の実行に要するサイクル数はリストで与 るものとする.例えば、[2, 4, 6]は、演算が 2, 4, または 6 サイ クルを要することを表し、[1, 3,]は、1 もしくは 3 サイクル 以上要することを表す.サイクル数固定の演算は [1]のように 1 要素のリストで表す.また、演算 f_i を実行する演算器からそ の演算の完了信号 c_i が得られるものとする.

従来, スケジューリングの結果は図 1 のように表現されてき たが, 本稿ではこれを一般化し, 状態遷移グラフにより表現す る. 例えば, 図 2 は 図 1(a) の スケジューリング を状態遷移グ ラフで表現したものである. 各状態は, 従来のスケジューリン グの 1 サイクルに相当する (S_F は終了を表す仮想的な状態で ある).

図 1 の DFG に対する可変スケジューリングの結果を図 3

に示す. 枝はラベル付けされた条件成立時の遷移を表す. 例え ば,図3において,開始状態 s_1 が従来のスケジューリングの1 サイクル目に相当し, $f_1 \ge f_2$ の実行を開始する. $f_1 \ge f_2$ が ともに1サイクルで完了した場合は, c_1c_2 の枝を辿って s_2 に 遷移し, $f_3 \ge f_4$ の実行を開始する. s_1 で f_1 のみ1サイクル で完了した場合は, $c_1\overline{c_2}$ の枝を辿って s_3 に遷移する. s_3 では, f_2 の2サイクル目を実行するとともに f_4 の実行を開始する. s_F は完了状態であり,次のDFGの先頭状態を指す.

これにより,図1(a),(b),(d),いずれの場合(その他の遅延の組み合わせの場合)においても最適な実行スケジューリングを得ることができる.



図 2: 図 1(a) のスケジューリングの状態遷移グラフ



図 3: 可変スケジューリング

3.2 可変スケジューリングの定式化

F を演算の集合, M を演算器の種類の集合とする. 演算 $f \in F$ に対し, P(f) を演算 f が依存する演算の集合, D(f) を f の実行に必要なサイクル数の集合とする. M(f) を f を実行 できる演算器の種類の集合とし, m(s, f) は状態 s で f を実行 する演算器の種類とする. また, $m \in M$ に対し, n(m) を m の 個数とする. S を状態 (実行サイクル) の集合とする. S は初 期状態 s_1 , および終了状態 s_F を含むものとする. $I(f) \in S$ は f の実行を開始する状態の集合, $\delta(s, Z)$ は状態 s で実行が完 了する演算の集合が Z に等しいときに遷移する次状態を表す. x(s, f) は状態 s で f の何サイクル目を実行しているかを表し, 以下のように定義される. ただし, $x(s, f) = \bot$ は f が s で実 行されていないことを表す.

- $x(s, f) = 1 \Leftrightarrow s \in I(f).$
- $s' = \delta(s, Z)$ に対し, x(s', f)

$$= \left\{ \begin{array}{ll} x(s,f)+1 & (x(s,f) \neq \bot \land f \notin Z \text{ obs}). \\ \bot & (上記以外のとき). \end{array} \right.$$

• それ以外の $s \ge f$ に対して $x(s, f) = \bot$.

ただし、 $s' = \delta(s, Z) \land x(s, f) \neq \bot$ のときに $s' \in I(f)$ であってはならない.即ち、fの実行を開始する状態から遷移できる状態の中に、fを開始する状態があってはならない.また、 (s, s', Z_1, Z_2) s.t. $\delta(s, Z_1) = \delta(s', Z_2)$ であるときには、

 $\forall f \in F : x(s, f) \lor (x(s', f) \neq \bot \lor f \in Z_1) \land (x(s', f) \neq \bot \land f \in Z_2) = x(s', f)$

でなければならない. つまり, 同一の状態へ遷移する異なる 2 つの状態があり, f が次状態でも実行中であれば, そのサイクル 数が一致していなければならない. 状態遷移においては, 遷移 時完了する演算のサイクル数が D(f) に含まれていなければな らない.

 $s' = \delta(s, Z) \implies \forall f \in Z : x(s, f) \in D(f).$

ただし、逆は必ずしも成立する必要はない. 即ち、 $x(s', f) \in D(f)$ であっても、 $s = \delta(s, Z), f \in Z$ なる Zが存在する必要はない.

A(*s*) は状態 *s* の実行開始時点に実行が終了している演算の 集合であり、次のように定義する.

- $A(s_0) = \phi$.
- $A(\delta(s, Z)) = A(s) \cup Z.$

ただし、 $\delta(s_1, Z_1) = \delta(s_2, Z_2)$ ならば $A(s_1) \cup Z_1 = A(s_2) \cup Z_2$ でなければならない. これは同一の状態へ遷移する異なる 2 つの状態があれば. 完了した演算が一致していなければならないことを意味する.

可変スケジューリングは以下の制約を満たさなければならない.

(1) 依存制約

 $\forall f \in F, \forall s \in I(f) : P(f) \subseteq A(s).$

これは, f の開始時点で, f が依存している全ての演算が完了していなければならないことを表す.

(2) 資源制約

 $F(s,m) = \{f \in F \mid x(s,f) \neq \bot, m(s,f) = m\}.$ とすると, $\forall s \in S, \forall m \in M : |F(s,m)| \leq n(m).$

これは, 各状態で使用される演算器の数が使用可能な演算器数 を超えないことを規定する.

(3) 終了制約

 $\forall q \in Q : A(s_e(q)) = F.$

ただし,

$$Q = \{ s_0 s_1 s_2 \dots s_k \in S^+ \mid \\ \exists Z \ s_{i+1} = \delta(s_i, Z) \ (\text{for } i = 1, 2 \dots, k-1) \\ \forall Z \ \delta(s_k, Z) = \bot \}.$$

これは、最終的に全演算が実行完了状態になることを規定する. 以上の制約から、全パスのサイクル数の合計を最小化するこ $\text{minimize } \sum_{q \in Q} |q|.$

3.3 可変スケジューリングのアルゴリズム

本稿では可変スケジューリングを求める一手法として、リス トスケジューリングを拡張したアルゴリズムを提案する.アル ゴリズムの概要を図4に示す.main では初期設定を行い,再帰 関数 schedule を呼び出してスケジューリングを行う.2 行目の Status x はスケジューリング過程における各演算の実行状況を 表すものである. x.exec は実行中の演算の集合, x.ready は実 行可能な演算 (f の全ての親演算の実行が完了している) の集合 を表す. 関数 schedule は 状況 x から開始してスケジューリン グを行い、得られる状態遷移グラフの先頭の状態 (この場合は 初期状態 s₁) を返す. 10 行目の State s はスケジューリングの 1 サイクルに相当する状態を表す. s.start は状態 s で実行を開 始する演算の集合である.13 行目でそれ以上実行する演算がな けば、完了状態 s_F を返す. 14 ~ 21 行目はリストスケジュー リングにおける1サイクル分の処理に相当し, x.ready の演算 のうち、その演算を実行できる演算器があるものをその状態に スケジューリングする.重複する状態の生成を避けるため、22 行目で同一判定を行い、すでに同一の状態があればその状態を 返して完了する。23 行目から 29 行目にかけて、完了可能性が ある演算の全ての組み合わせを生成し、それに対して schedule を再帰的に呼び出す.

- 可変スケジューリングに対応したバインディング
- 4.1 従来のバインディングとの相違

従来のスケジューリング結果に対するバインディングでは, 演算に対する演算器割り当て,および値に対する記憶要素の割 り当ては,状態に依存せず決定することができた.しかし,可変 スケジューリングに対するバインディングでは,これらの割り 当ては状態に依存して変化することがある.

例えば可変スケジューリングによって図 5(a) のような状態 遷移グラフが得られたとする. 演算 f_1, f_2, f_3 は演算器 M_1, M_2 のいずれかで実行できるとする. 図 5(b) は図 5(a) の各演 算に対し演算器割り当てを行ったものである. 状態 s_1 で演算 f_1, f_2 をぞれぞれ M_1, M_2 で実行するとする. 状態 $s_2,$ では, f_1 は完了し f_2 の実行を継続するため, f_2 は M_1 で実行しなけ ればならない. これに対し, s_3 では f_3 は空いている M_2 で実 行しなければならない. 即ち演算 f_2 をどの演算器で実行する かは状態によって変化する. ^(注1)

図 5(c) は図 5(b) に対しレジスタバインディングを行った結 果である. 状態 s_2 では, レジスタ R_3 と R_4 は f_1 の入力値を 保持するため, f_3 の入力値は別のレジスタ R_1 , R_2 に割り当て る. これに対し, s_3 では, R_1 , R_2 は f_2 のために使用している

(注1):もう 1 つの演算器 M_3 が利用できれば, f_3 に M_3 を割り当てること により,割り当てを状態に依存しないようにできる.

```
01: void main () \{
      Status x; /* 各演算の実行状況 */
02:
03:
      x.exec = \phi; /* 実行中の演算の集合 */
04:
      x.ready = 実行可能な演算の集合;
      cycle<sup>[*]</sup> = 0; /* 各演算のサイクル数初期化 */
05:
      s_1 = \text{schedule}(\mathbf{x}, \text{cycle});
06:
07: \}
08:
09: State schedule (Status x, int cycle[]) {
      State s; /* スケジューリングの1サイクルに相当 */
10:
11:
      s.start = \phi
      x(s, *) = cycle[*]; /* f が s で何サイクル目か */
12:
13.
      if (x.ready == \phi && x.exec == \phi) return s_F;
14.
      for (演算 f \in x.ready) {
        if (f を実行できる演算器が存在) {
15:
16:
            s.start にfを加える
17:
            f を x.ready から x.exec に移す;
18:
            x(s,f) = 0;
19:
         }
20:
      }
21.
      for (f \in x.exec) x(s,f)++;
22.
      if (s と同じ状態 t が既に存在) return t;
23.
      for (C \in 実行が終了し得る演算の全ての可能な組合せ) {
24·
         \mathbf{x}' = \mathbf{x}:
25:
         for (f \in C) f を x'.exec から削除;
26:
         実行可能になった演算を x'.ready に追加
27:
         s' = schedule(x', x(s,*));
28:
         s から s' に 枝を張り C の条件をラベル付けする;
29:
     }
30:
      return s;
31: }
```

図 4: 可変スケジューリングのアルゴリズム ので、別のレジスタ R₂, R₄ に割り当てる. このように, 値のレ

ジスタへの割り当ても状態に依存して変化することになる.^(注2) 演算の結果を書き込むレジスタは, 遷移先の状態でその結果 を読み出すレジスタに等しい. 即ち, 演算の結果を書き込むレ ジスタは, 現状態と完了信号の組み合わせによって決まる.

本手法により合成される回路は基本的に従来と同じである. 合成されたハードウェアの制御回路は状態遷移に基づいて,演 算器の入力となる値の選択,レジスタの入力の選択,書き込みの 有無を制御する信号を出す.従来法と異なる点は,完了信号が 制御回路の入力となっていることである.

4.2 状態の分割

可変スケジューリングに対応するバインディングでは、スケ ジューリングにより得られた状態遷移グラフに対して状態の分 割が必要になる場合がある.

(1) 演算器割り当てに伴う状態数分割

図 6(a) は図 5(b) に状態 s_4 を追加したものである. 状態 s_2 と s_3 で演算 f_3 は異なる演算器で実行するため,両方の状態か ら s_4 に遷移を許すと,状態 s_4 で矛盾が生じてしまう. そのた め,図 6(b) のように状態 s_4 を 2 つに分割しなければならない. (2) 記憶要素割り当てに伴う状態数分割

⁽注2): レジスタの数が十分にあれば、f3 の入力に例えば R5, R6 を用いることにより、割り当てを状態に依存しないようにできる.

図 7(a) のような状態遷移グラフを考える. f_3 の入力値は状態 s_2 では R_1 , R_2 に, 状態 s_3 では R_3 , R_4 に割り当てている ため, 同じ状態 s_4 への遷移はできない. そのため, 図 7(b) の ように状態 s_4 を 2 つに分割しなければならない.

このような状態分割の増加は,避けられないものもあるが,演 算器やレジスタの割り当てによっては避けられるものもある. 例えば図 7 において, s₂ で演算 f₃ の入力値に対して R₃, R₄ を割り当てればこの分割は避けることができる.このように,バ インディングにおいては従来の指標に加え,状態数の増加を抑 制することも重要な目標となる.







4.3 可変バインディングの定式化

各演算の入出力となる値の集合を V, レジスタの集合を Rとする. また,入力ポートの集合を PI,出力ポートの集合を POとする.演算器の種類 $m \in M$ に対し,種類 mの演算器の 集合を U(m)とする,pi(u,k)を演算器 u の k 番目の入力ポー ト,po(u,k)を演算器 u の k 番目の出力ポートとする.vi(f,k)は演算 f の k 番目の入力値,vo(f,k) は演算 f の k 番目の出 力値である.nvi(f) は演算 f の入力ポート数,nvo(f) は演算 f の出力ポート数とする.

バインディングでは、状態 s で f を実行する演算器 u(s, f)(ただし $u(s, f) \in U(m(f))$) と、状態 s で 参照する v を格納 するレジスタ r(s, v) を決定する. ただし、以下の条件を満たさ なければならない.

- $\forall s \in S, \forall f_1, f_2 \in V : u(s, f_1) \neq u(s, f_2).$
- $\forall s \in S, \forall v_1, v_2 \in V : r(s, v_1) \neq r(s, v_2).$
- $s' = \delta(s, Z), x(s, f) \neq \bot \land x(s', f) \neq \bot$ $\Rightarrow \begin{cases} u(s, f) = u(s', f), \\ 1 \leq k \leq nvi(f), r(s, vi(f, k)) = r(s', vi(f, k)). \end{cases}$

3 番目の制約は実行に複数サイクルを要する演算に対する制約 で,実行開始時点で割り当てられた演算器を途中で変更しては ならないことを表す. 従来のバインディングと同様,以上の条 件から結線の数を最小にすることを可変バインディングの目標 とする.

$$\begin{split} & \text{minimize}|C|\\ & C = \{(r(s, vi(f, k)), pi(u(s, f), k)),\\ & (po(u(s, f), l), r(s, vo(f, l))) \ |\\ & 1 \leq k \leq nvi(f), 1 \leq l \leq nvo(f) \} \end{split}$$

4.4 バインディングのアルゴリズム

従来法では各状態における演算器割り当て、およびレジスタ 割り当てを同時に行う.しかし、可変スケジューリングに対す るバインディングで同時に演算器・レジスタ割り当てを行うと 状態数が急激に増大する [3].そこで本稿では初めに全ての演算 に対して演算器割り当てを行い、その後にレジスタ割り当てを 行う方法を提案する.

本手法におけるバインディングのアルゴリズムの概要を図 10 に示す. 最初の main 関数では、可変スケジューリングによっ て得られた開始状態 s0 を引数として, 演算器割り当てを行う再 帰関数 fu_bind 関数, レジスタ割り当てを行う reg_bind 関数を 呼び出す. fu_bind 関数では、8 行目で受け取った状態が最終状 態であればバインディングを完了する. そうでない場合,10 ~ 12 行目で引数で与えられた状態で実行を開始する演算に対し て利用可能な演算器の割り当てを行い、13 ~ 28 行目は s の次 状態 s' に対して再帰的に fu_bind 関数を呼び出す. 14 行目で s' がバインディング済みでないかを調べ、もし既にバインディ ングされていれば、15 行目でそのバインディングが現状態 s の バインディングと矛盾が生じていないかを確認する. もし矛盾 が生じていれば、16 ~ 21 行目で s' を分割して new_s' を作成 し, 22 行目でこれに対して fu_bind を呼び出す. 次状態がバイ ンディング済みでなければ、s' に対して fu-bind を再帰的に呼 び出す (25 ~ 26 行目). reg_bind 関数は,状態 s0 を初期状態 とする状態遷移グラフ (演算器割当て済み) を受け取り, レジス タ割り当てを行う.34 行目で 各値に対してその値が生存する 状態リストを作成し、35 行目で被覆問題を解いて (貪欲法によ る), レジスタ割り当てを行う.

5. 実験と評価

5.1 実 験

本稿のスケジューリング, およびバインディング手法を Unix (Mac OS X) 上に Perl (5.8.6) で実装した. 結果を表 1 に示す. matrix3.c は 3 次正方行列の乗算, ellip.c はメモリアクセスを 含むフィルタ演算である. #op は DFG 中の演算数, #unit は

表 1: 可変スケジューリング・バインディング結果

プログラム	#op	#unit	従来 1	従来 2	可変スケジューリング			バインディング			
		(+, *, M)	#cy	#cy	#cy	#state	CPU (sec)	#st	$\mathrm{CPU}(\mathrm{sec})$		
matrix3.c	36	(3, 3, -)	13	14.9	10.9	246	0.3	246	52.8		
ellip.c	40	(3, 3, 1)	18	15.4	12.5	327	1.1	327	199.6		

サイクル数: +[1], *[2, 3, 4], M[1, 4]

01: int main () { 02:fu_bind(s0); 03: $reg_bind(s0);$ $04: \}$ 05: 06: void fu_bind (State s) { 07:if (s が 最終状態 sF) { 08: return: 09: } 10: for $(f \in s.start 中の演算)$ f に利用可能な演算器の番号を割り当て; 11: $12 \cdot$ 3 for $(s' \in s$ の次状態) { 13: if (s' が既にバインディングされている) { 14. 15:if (s と s' のバインディングに矛盾が生じる) { 16:Status new_s'; 17:new_s'に s'のスケジューリング情報を代入; 18: s から new_s' への枝を張り, 19:遷移条件は s から s' への枝の条件を複写; 20:s から s' への枝を削除; 21: sのうち次状態に引き継ぐ情報を new_s'へ複写; 22: fu_bind(new_s'); 23: } 24:} else { s のうち次状態に引き継ぐ情報を s' へ複写; 25:26: fu_bind(s'); 27: 1 28: } 29: 30: return $31: \}$ 32: 33: void reg bind (State s) { 各値に対してその値が生存する状態リストを作成: 34: 被覆問題を解き(貪欲法による),レジスタ割り当てを行う; 35. 36: }

図 8: バインディングのアルゴリズム

演算器数 (+ は加算器,* は乗算器, M はメモリアクセスユニット) である. 演算に必要なサイクル数は, 加算は [1], 乗算は [2, 3, 4] で, リスト中のサイクル数を等確率でとるものとし, メモリアクセスに必要なサイクル数は [1, 4] とした. メモリアクセスは, 前回と同じ行に対するアクセスは 1 サイクル, そうでない場合は 4 サイクルとした. ただし, 1行 256 ワード, 1 ワードあたり 32 bit である. 「従来 1」は各演算の最大サイクル数で従来手法のスケジューリングを行ったもの. 「従来 2」は各演算の最小サイクル数で従来手法のスケジューリングを行い, 実行時ストールを行うものであり, #cy は平均サイクル数である. 可変スケジューリング, およびバインディングの #state は状態遷移グラフの状態数, CPU は スケジューリングに要した

計算時間である.サイクル数の差が大きい演算器を含む ellip では実行サイクル数削減の効果が大きい.

表2は、表1のスケジューリング結果からXilinx Spartan-3A をターゲットとして合成した回路の面積と遅延である。合成に はXilinx ISE 10.1iを用いた.「回路規模」はFPGAのスラ イス数、「遅延」はレジスタと演算器間の平均遅延時間である。 遅延時間で~~たが、面積で~~となった。

6. む す び

本稿では可変スケジューリングとそれに対するバインディン グ手法を提案した.

可変スケジューリングおよびバインディングでは、状態数増 加をいかに小さく抑制するかが重要な課題となる.サイクル数 削減に貢献しない状態,もしくは、平均サイクル数を大きく増加 させない遷移を削除することにより、状態数を削減する方法も 考えられる.また、総サイクル数と状態数のトレードオフを考 えることも重要になると考える.

謝辞 本研究を進めるにあたり御助言・御討論を頂きました, 京都高度技術研究所の神原弘之氏,名古屋大学の冨山宏之准教 授に感謝します.また,関西学院大学の入谷賢孝氏をはじめ,石 浦研究室の諸氏に感謝します.

献

Ý

- Daniel D. Gajski, Nikil D. Dutt, Allen C-H Wu, and Steve Y-L Lin: *High-Level Synthesis: Introduction to Chip and System Design*, Kluwer Academic Publishers (1992).
- [2] 中森章:マイクロプロセッサ・アーキテクチャ入門、CQ 出版 (2004).
- [3] 戸田 勇希: "不定サイクル演算を考慮した高位合成の動的スケ ジューリング," 関西学院大学 理工学部 情報科学科 2008 年度 卒業論文 (Mar. 2008).

表 2: 合成結果

プログラム	#unit	従来 1		従来 2	2	可変スケジューリング	
		回路規模	遅延	回路規模	遅延	回路規模	遅延
	(+, *, M)	(スライス)	(sec)	(スライス)	(sec)	(スライス)	(sec)
matrix3.c	(3, 3, -)	13	14.9	10.9	246	246	246
ellip.c	(3, 3, 1)	18	15.4	12.5	327	246	246

サイクル数: +[1], *[2, 3, 4], M[1, 4]