信学技報 TECHNICAL REPORT OF IEICE.

# VLIW型DSPのコード最適化のためのサイクル分割スケジューリング

## 益井 勇気† 石浦菜岐佐†

† 関西学院大学 理工学部 〒 669-1337 兵庫県三田市学園 2 − 1 E-mail: †{y-masui,ishiura}@ksc.kwansei.ac.jp

**あらまし** 本稿では、VLIW型 DSP のコードスケジューリングを高速に行う一手法として、サイクル分割スケジュー リングを提案する. クラスタ型 VLIW DSP に対してレジスタファイルの容量、データ転送演算の挿入、オペランドの 非対称性まで考慮したスケジューリング問題の厳密解法が提案されているが、コードが大規模になると現実的な時間 で解を得ることができない. そこで、本手法では、コード全体を一度にスケジューリングするのではなく、コードを先頭 から一定サイクル数づつスケジューリングする. 解の厳密最適性は保証されないが、各回のスケジューリング処理の計 算時間を抑制できるため、より規模の大きいコードに対しても現実時間で解を求めることが可能になる. **キーワード** クラスタ型 VLIW DSP、コード最適化、TMS320C62x、サイクル分割スケジューリング

## Cycle Partitioned Scheduling for Code Optimization of VLIW DSP

## Yuki MASUI<sup>†</sup> and Nagisa ISHIURA<sup>†</sup>

† Kwansei Gakuin University, Gakuen 2–1, Sanda, Hyogo, 669–1337, Japan E-mail: †{y-masui,ishiura}@ksc.kwansei.ac.jp

Abstract This paper proposes a *cycle partitioned* scheduling method for code optimization of VLIW DSPs. The previously proposed optimum code scheduling method for VLIW DSPs, which takes into account the capacity of registerfiles, insertion of data transfer operations, and operand asymmetry of functional units, required such an enormous computation cost that it can not handle large scale codes within a practical amount of time. Instead of processing a whole code at a time, our scheduler builds up entire scheduling by repeating computation for a fixed amount of cycles. This curbs the computation cost for each stage and allows optimization of the larger codes within feasible time, though the optimalty of the solution may not be guaranteed.

Key words clutered VLIW DSP, code optimization, TMS320C62x, cycle partitioned scheduling

## 1. はじめに

近年,ディジタル映像・音響機器の急速な普及に伴い,動画配 信等のさまざまなサービスが提供され,これらの機器に要求さ れるディジタル信号処理の計算量が増大している.高性能な汎 用プロセッサにより要求性能の達成は可能であっても,消費電 カやコストが大きな問題となる.専用ハードウェアは最も電力 性能比に優れるが,設計のコストが大きく,また実装後の修正 や仕様変更が難しい.DSP (Digital Signal Processor) はディ ジタル信号処理を高速に低消費電力で実行することを目的に最 適化されたプロセッサであり,性能電力比と開発の容易さのト レードオフにおける1つの解を与えるものである.

DSP には、用途に応じて様々なアーキテクチャを持つものが あるが、特に高い処理性能を求める場合には VLIW (Very Long Instruction Word)型 DSP が利用される. VLIW DSP は静的 スケジューリングに基づく並列演算により優れた電力性能比を 達成するが,その性能を引き出すためには,効率のよい命令スケ ジューリングを行うことが課題となる.

VLIW型 DSP のコードスケジューリングに関する研究は [1], [2], [3] など多数存在するが, DSP は特殊なデータパス構成を 持つものが多いため, 実際の DSP のコード生成, 最適化に際し ては, 個々の DSP の持つ特殊な制約まで考慮しなければなら ない.

[4] では Texas Instruments 社製 TMS320C62x [5] (以下 C62x) をモデルとしたクラスタ型 VLIW プロセッサに対して, Simulated Annealing を利用したスケジューリングの高速近似 解法を提案している.しかしレジスタファイルの容量制約やユニットのオペランド非対称性まで考慮した定式化は行えていな いため,これをそのまま実際のコード生成に適用することはで きない.また必要に応じてレジスタバンク間の転送演算の挿入 を行うが,1つの演算に対して転送は高々1回しか行えないとい う制限もある.

[6] では [7], [8] の考え方に基づき, C62x のデータパスの詳細 やレジスタ制約まで考慮したコードスケジューリング問題を定 式化している. PBSAT (pseudo Boolean satisfiability) [9] に より厳密な最適解を求めているが, 大規模なコードに対しては, 現実時間で解を導くことが出来ないという問題がある.

そこで本研究では、[6] に基づいて、一定サイクルずつスケ ジューリングを行う、分割スケジューリング手法を提案する. コード全体を一度にスケジューリングするのではなく、コード の先頭から一定サイクルづつスケジューリングを行うことによ り、計算時間を抑制する.この手法を C62x に適用した結果、[6] では解けなかったいくつかの問題を解くことが出来た.



図 1 TMS320C62x のデータパス

#### 2. TMS320C62x

本稿では具体的な VLIW 型 DSP として Texas Instruments 社製 TMS320C62x [5] (以下 C62x) を対象に, コードスケジュー リング問題を考える. 図 1 に C62x のデータパスを示す. C62x は 2 つのクラスタ (A, B) を持ち, 各クラスタはレジスタファイ ル (RF) と 4 つの演算器 (L, S, M, D) から成る.

演算器は合計8個あり,最大で8演算が同時に実行できるが, 演算器毎に実行可能な演算が異なる.表1にC62xの演算の一 部に対して,実行サイクル数と使用可能演算器を載せる.実行 サイクル数は各演算の遅延サイクルであり,使用演算器にかか わらず決まる.

レジスタの読み込みは演算の1サイクル目,書き込みは1~6 サイクル目で行う.演算に必要なレジスタ,演算器,パスの資源 は1サイクル目にだけ使用する.

各演算器のオペランドには基本的に同じクラスタの RF を 指定するが、「クロスパス」を使用すれば反対側のクラスタの RF をオペランドとして指定出来る.クロスパスには RF B か ら RF A に転送する X1, RF A から RF B に転送する X2 の 2 つがあり、それぞれ1サイクルに1回ずつ使用出来る.

クロスパスと即値の使用条件は演算器毎に異なる. 演算器 L では両方のオペランドでクロスパス, 即値が使用できるが, 演算 器 M, S は第1オペランドでしかクロスパス, 即値を使用でき ない. 演算器 D は第1オペランドのみ即値を使用できるがクロ スパスは使用できない.

本研究では C62x のコードに対して演算の並列化, 資源割り 当て, 転送演算の挿入を行う。ただし演算の変換は行わないも のとする.

表 1 TMS320C62x の演算

演算の種類	命令	実行	使用可能
(两乎)// 里炽	L] []H	サイクル数	演算器
加算	ADD	1	L, S, D
減算	SUB	1	L, S, D
乗算	MPY	2	Μ
左シフト	SHL	1	S
右シフト	SHR	1	S
ゼロ演算	ZERO	1	L, S, D
分岐	В	6	S
レジスタ間転送	MV	1	L, S
ロード	LDW/LDH/LDB	5	D
ストア	STW/STH/STB	3	D



図 2 コード生成の例

表 2 命令パターンの情報の例

演算		I(p)	ADD
ユニット		U(p)	$\{L1\}$
クロスパス		X(p)	{X1}
オペランド	1	m(p,1)	А
	2	m(p,2)	В
	3	m(p,3)	А

## 3. コードスケジューリング問題

#### 3.1 最適コードスケジューリング[6]

本稿で扱うコード生成問題は、「依存グラフ」と、「命令パ ターン集合」に対し、実行サイクル数が最小となるように転送 演算を含めた各演算の実行開始サイクルと資源割り当てを決定 する問題である.転送演算は、クラスタ間でのレジスタ転送演 算や、レジスタが足りないときのスピル/リロードであり、必要 に応じて自動的に挿入する.「依存グラフ」は分岐演算を含ま ない基本ブロックを表したグラフであり、「命令パターン」は プロセッサで実行可能な命令の情報を表す.図2にコードスケ ジューリングの概要を示す。左側の依存グラフから、各種制約 を満たし、実行サイクル数が最小となるように、各演算節点の実 行開始サイクルと使用資源を右図のように決定する.

基本ブロック中の演算を表す節点の集合を F, 値を表わす節 点の集合を V, データ依存枝の集合を E とする. 依存グラフ  $G = (V \cup F, E)$ は非巡回の有向2部グラフ ( $E \subseteq V \times F \cup F \times V$ ) で ある.各枝  $e \in E$ にはオペランド番号 o(e) と整数値の遅延 d(e)が定義されている.データを格納する記憶要素の集合を M とし,  $m \in M$ の容量を C(m) とする.C62x では  $M = \{A, B, MM\}$ (それぞれ RF A, RF B, メモリを表す) である.各節点には  $i(v) \subseteq M, o(v) \subseteq M$  が定義されている. $m \in i(v)$  はサイクル 0 に v の値が記憶要素 m に与えられることを示す. $m \in o(v)$  は v が記憶要素 m に得られる必要があることを示し、すべての 節点 v が o(v) に示された記憶要素に値が格納されたときスケ ジューリングが完了する.

命令パターン集合 P の要素 p には, p が使用する演算器の集 合  $U(p) \subseteq \{L1, S1, M1, D1, L2, S2, M2, D2\}$ , クロスパスの集 合  $X(p) \subseteq \{X1, X2\}$  が定義されている.また命令パターン p に おいて i 番目のオペランドの値を格納する記憶要素 m(p, i) が 定義されている.演算  $f \in F$  の結果を記憶要素 m に格納する 命令パターンの集合を  $P_{f,m}$  とする.表 2 に命令パターンの例 を示す.この命令パターンは演算器 L1, クロスパス X1 を使用 することにより, RF A の値と RF B の値の和を RF A に出力 することを表す.

Sをスピル, リロード, レジスタ間転送演算の集合, d(s)を転送演算 sの遅延とする.  $P_{s,n,m}$ を転送演算 s で記憶要素 n から記憶要素 m ヘデータを転送する命令パターンの集合とする.

上記で記したコード生成問題を解くために [7] の考え方が利 用できる. [7] では依存グラフとデータパス情報から可能な全て のスケジューリングを表現する有限状態機械 (以下 FSM)を生 成し,初期状態から最終状態に至る最短経路 (実行サイクル数 が最小のスケジューリングに相当する)を求めるというもので ある. この手法は,記憶容量の制約やデータ転送の挿入まで扱 うことができる.

FSM における状態と状態遷移を表すために 3 種類の変数  $\alpha_{t,v,m}, \xi_{t,f,p}, \tau_{t,v,p}$  を使用する. 変数  $\alpha_{t,v,m}$  は, サイクル t に 節点 v が記憶要素 m に存在すれば 1, そうでなければ 0 をと る.  $\xi_{t,f,p}$  はサイクル t に節点 f の演算を命令パターン p で実 行すれば 1, そうでなければ 0 をとる.  $\tau_{t,v,p}$  はサイクル t に節 点 v を命令パターン p で転送すれば 1, そうでなければ 0 をと る. ただし t  $\leq -1$  のとき  $\alpha_{t,v,m} = 0, \xi_{t,f,p} = 0, \tau_{t,v,p} = 0 と$ する.  $t_{max}$  を実行サイクル数の上限とし,実行サイクルの集合 を T = {0,1,2,…,  $t_{max}$ } とする.

最適スケジューリングの制約条件は次の通りである.

(1) 入力制約: サイクル 0 に節点 v が記憶要素 i(v) に与えられていることを表す.

 $\forall v \in V: \quad \alpha_{0,v,m} = 1 \quad \text{iff} \quad m \in i(v).$ 

(2) 依存制約: 演算と変数の間のデータ依存関係を表す.
1. サイクル t に節点 v の値が記憶要素 m に存在するための必要条件を表す.

 $\forall t \in T - \{0\}, \forall (f, v) \in E, \forall s \in S, \forall n \in M, \forall m \in M :$ 

$$\begin{aligned} \alpha_{t,v,m} \to \alpha_{t-1,v,m} \lor (\bigwedge_{(f,v) \in E} (\bigvee_{p \in P_{f,m}} \xi_{t-d(f,v),f,p})) \\ & \lor (\bigvee \quad \tau_{t-d(s),v,p}). \end{aligned}$$

サイクル t に演算 f を命令パターン p で実行するための必要条件を表す.

 $p \in P_{s,n,m}$ 

 $\forall t \in T - \{t_{max}\}, \forall f \in F, \forall p \in P_{f,m}:$ 

$$\xi_{t,f,p} \to \bigwedge_{(v,f)\in E} \alpha_{t-d(v,f),v,m(p,o(e))}.$$

 サイクルtに節点vを命令パターンpで記憶要素nから記 憶要素mに転送するための必要条件を表す.

 $\forall t \in T - \{t_{max}\}, \forall v \in V, \forall s \in S, \forall m, n \in M, \forall p \in P_{s,n,m}:$ 

 $\tau_{t,v,p} \to \alpha_{t,v,n}.$ 

(3) 資源制約:同一サイクルで同じ資源を複数の命令パターン で使用できないことを表す.

サイクル t でユニットまたはパス r を使用する変数の集合を  $B_r^t = \{\xi_{t,f,p}, \tau_{t,v,p} \mid t \in T - \{t_{max}\}, f \in F, U(p) = r \lor X(p) = r\}$ とする.

$$\forall t \in T - \{t_{max}\}, \forall r \in U(p) \cup X(p): \qquad \sum_{\beta \in B_r^t} \beta \le 1.$$

(4) 記憶容量制約: レジスタファイルと主記憶の容量の制約を 表わす.

$$\forall t \in T, \forall m \in M : \sum_{v \in V} \alpha_{t,v,m} \leq C(m).$$

(5) 代入制約: 全ての演算は1度しか実行しないことを表す.

$$\forall f \in F: \qquad \sum_{t \in T - \{t_{max}\}, p \in P} \xi_{t,f,p} \leq 1.$$

(6) 目的関数:実行サイクル数の最小化を表す.

maximize 
$$\sum_{t \in T} (\bigwedge_{v \in V} (\bigwedge_{m \in o(v)} \alpha_{t,v,m}))$$

#### 3.2 分割スケジューリング

前節の最適スケジューリング問題は NP 完全と考えられるた め,依存グラフの規模が大きいと現実時間で解けないという問 題がある.そこで本稿では、コード全体を一度にスケジューリン グするのではなく、コードを先頭から計算が可能なサイクル数 分づつスケジューリングしていく、分割スケジューリング手法を 提案する.まず0から $t_{max} - 1$ サイクル目までのスケジューリ ングを行う.これで全体のスケジューリングが完了しないとき は、スケジューリングする演算数の最大化を目指す.以後 $t_{max}$ ~ $2t_{max} - 1$ サイクル、 $2t_{max} ~ 3t_{max} - 1$ サイクル、...と、  $t_{max}$ サイクルずつのスケジューリングを全体のスケジューリン グが完了するまで繰り返す.図3に分割スケジューリングの概 要を示す.この例は左図の依存グラフを $t_{max} = 4$ で分割スケ ジューリングした結果である.分割により、解の最適性は必ずし も保証されないが、問題が小さくなり高速に解くことが出来る.



図 3 分割スケジューリングの例

以下, i回目のスケジューリング  $(i-1).t_{max}$  サイクル~ $i.t_{max}$  サイクルまでのスケジューリングを  $0 - t_{max}$  サイクルに置き換え、各スケジューリングにおける定式化を示す.

使用する変数に $c_f, c_v$ を追加する.  $c_f$  は演算節点fの演算を スケジューリング済みならば1, そうでなければ0をとる.  $c_v$ は節点vが次回以降のスケジューリングで必要ないなら1, そ うでなければ0をとる.

依存グラフの演算,値を表す節点に  $c(f) \in \{0,1\}, c(v) \in \{0,1\}$ を定義する. c(f), c(v)は,1回目のスケジューリングで はc(f) = 0, c(v) = 0であり、2回目以降のスケジューリングで は1回前のスケジューリングの  $c_f, c_v$ の値である.また各節点 にはi(v)ではなく、 $\hat{i}(v) = \{(t,m) \mid 1 \le t \le t_{max}, m \in M\}$ を 定義する.  $(t,m) \in \hat{i}(v)$ は節点 vの値がサイクル t に記憶要素 mに存在することを意味する.  $\hat{i}(v)$ は1回目のスケジューリン グでは $\hat{i}(v) = \{(0,m) \mid m \in i(v)\}$ である. 2回目以降のスケ ジューリングではその前の回のスケジューリングの変数 $\xi, \alpha$ を 元に決まり

$$\hat{i}(v) = \{(t,m) \mid \bigwedge_{(f,v) \in E} (\bigvee_{p \in P_{f,m}} (\xi_{t_{max} - d(f,v) + t, f, p})) = 1\}$$
$$\cup \{(0,m) \mid \alpha_{t_{max}, v, m} = 1\}$$

となる.

各スケジューリングにおける制約式は最適コードスケジュー リングの定式化と同じである.異なる部分を以下に示す.

#### (1') 入力制約:

各スケジューリングの入力となる $\hat{i}(v)$ によって各値の存在変数  $\alpha$  は以下の制約を満たさなければならない.

$$\forall v \in V: \quad \alpha_{0,v,m} = 1 \quad \text{iff} \quad (0,m) \in \hat{i}(v).$$

(2') 依存制約:

1'. 
$$\forall t \in T - \{0\}, \forall (f, v) \in E, \forall s \in S, \forall n \in M, \forall m \in M :$$

 $\alpha_{t,v,m} \to \alpha_{t-1,v,m}$ 

$$\bigvee (\bigwedge_{(f,v)\in E} (\bigvee_{p\in P_{f,m}} \xi_{t-d(f,v),f,p}))$$
$$\bigvee (\bigvee_{p\in P_{s,n,m}} \tau_{t-d(s),v,p}).$$
$$\lor (t,m) \in \hat{i}(v)$$

vに値が格納されるため条件を示している.第1項は前のサイ クルに値がすでに格納されていることを表す.第2項は親の演 算fの結果が出力されたことを表す.第3項は転送演算により 値が転送されたことを表す.第4項はその前の回のスケジュー リングで親の演算fが実行されてことを表す. 2'.  $\forall t \in T, \forall f \in F, \forall p \in P_{f,m}$ :

$$\xi_{t,f,p} \to \big(\bigwedge_{(v,f)\in E} \alpha_{t-d(v,f),v,m(p,o(e))}\big) \wedge \overline{c(f)}$$

サイクルtに演算fを命令パターンpで実行するための必要条件に、全体のスケジューリングで演算fを1回しか実行できない制約を追加している.
(7)完了制約

$$c_f \leftrightarrow c(f) \lor \sum_{t \in T, p \in P} \xi_{t,f,p} \ge 1.$$
$$c_v \leftrightarrow c(v) \lor \left(\left(\bigwedge_{(v,f) \in E} c_f\right) \land (o(v) = \phi)\right)$$

各節点の演算は全体のスケジューリングで1度しか実行して はならないので,演算節点 f の開始サイクルが定められたとき に  $c_f$  が1となる.各節点の値は子の演算がすべて実行された ときその値を保持する必要がなくなるので,子の演算節点の開 始サイクルがすべて定められたときに  $c_v$  が1となる.ただし  $o(v) \neq \phi$  のとき,節点 v の値を全体のスケジューリング終了時

-4 -

まで保持する必要があるため最終スケジューリングまで $c_v$ は0 となる.

(8) 存在制約: まだ完了してない値節点の値を消滅させないための制約.

$$\overline{c_v} \to \left(\bigvee_{m \in M} \alpha_{t_{max}, v, m}\right)$$
$$\lor \left(\bigwedge_{(f, v) \in E} \overline{c_f}\right)$$
$$\lor \bigwedge_{(f, v) \in E} \left(\bigvee_{p \in P_f, t \in T} (\xi_{t-d(f, v), f, p} \land t \ge t_{max} - d(f, v))\right)$$

vがまだ必要な値であるときは右辺の3項のいづれかを満たさ なければならない. 第1項ではvの値がレジスタ,もしくはメ モリに格納されていることを表す. 第2項ではvの親fが計算 されていないことを表す. 第3項ではvの親fが現在計算中で 次回のスケジューリングでvの値が得られることを表す.

(6') 目的関数:

maximize 
$$\beta \sum_{t \in T} (\bigwedge_{v \in V} (\bigwedge_{m \in v(o)} \alpha_{t,v,m})) + \sum_{t \in T, f \in F, p \in P} \xi_{t,f,p}$$

ここでβは十分大きい数とする. 第1項により t<sub>max</sub> サイクル で実行可能の実行サイクル数を最小化する. 第2項により t<sub>max</sub> サイクルで実行不可能のときに演算の実行数を最大化する.

分割スケジューリングでは1回のスケジューリングではスケ ジューリングの対象にならない節点が存在する.そこで,各節 点の ASAP 値 a(f), a(v) を求め,  $a(f) > t_{max}, a(v) > t_{max}$  を 満たす節点 f, v には変数  $\alpha_{t,v,m}, \xi_{t,f,p}, \tau_{t,v,p}$  を割り当てない ことにより変数,式の数を減らすことができる.また必要のな くなった節点 c(f) = 1, c(v) = 1 を満たす f, v に関する変数も 削減することができる.

### 4. 実装と実験結果

前節の定式化に基づき, TMS320C62x のコードスケジュー リングプログラムを実装した. ソルバーには PBSAT (PBS Ver2.1 for Win) [9] を用いた. PBSAT は SAT の CNF に準 ブール制約 (一次不等式) を追加したもので, 解探索を高速に 行うことができる. [9] の性能評価では, PBSAT は SAT に比べ て 10 倍以上高速であることが示されている.

[6]と提案手法の比較を行った実験の結果を表3に示す.「四 則演算1~3」は演算数,演算の種類,枝の張り方などを変化さ せた依存グラフである.「内積」は2つのベクトル値の内積を 求めるものであり,データはメモリよりロードする.「2×2行 列の乗算」は,全データがレジスタ上にある場合の依存グラフ である.「4×4行列の乗算」は,データをメモリよりロード する.

「演算数」は各依存グラフの演算節点の数,「サイクル数」 は生成されたコードの実行に要するサイクル数,「CPU」は 解を得るのに要した時間 (Cygwin ver.2.05b.0, Intel Celeron 1.83GHz, メモリ 1GB) である. 「>1000」は 1000 秒で解が得 られなかったことを表わす. 「NA」は最適スケジューリング, 分割スケジューリングともに解が得られなかったことを表す. 最適スケジューリングが得られなかった依存グラフの「\*」を付 したサイクル数は, 最適解の理論値である. 分割スケジューリン グでは t<sub>max</sub> = 5 としてスケジューリングを行った. 「四則演算 3」と「内積 (100 次元)」では, 最適スケジューリングでは 1000 秒で解を得られなかったが, 分割スケジューリングでは 2000 秒で解を得られなかったが, 分割スケジューリングでは数十秒 で解くことが出来た. また結果が得られたすべての依存グラフ で, 最適スケジューリングと同じサイクル数の解を求めること が出来ている. ただし 4 × 4 行列の乗算では分割スケジューリ ングでも解を得ることは出来なかった. 各節点の ASAP 値が小 さいため, 変数と式の数が増えたこと, スピル/リロードの挿入 が必要なことが計算量を増加させたと考えられる.

表 3 TMS320C62x のコードスケジューリング結果

	演算数	最適解 [6]		提案手法 ( $t_{max} = 5$ )	
		サイクル数	CPU[s]	サイクル数	CPU[s]
四則演算 1	10	13	1.4	13	2.6
四則演算 2	70	24	7.2	24	6.3
四則演算 3	80	*77	>1000	77	23.0
内積 (30 次元)	121	40	18.3	40	8.6
内積 (100 次元)	401	*110	>1000	110	31.7
2 × 2 行列の乗算	12	6	1.2	6	1.8
4 つの 2 × 2 行列の乗算	36	15	3.0	15	3.2
4 × 4 行列の乗算	160	NA	>1000	NA	>1000

\* 最適解の理論値

### 5. む す び

本稿ではVLIW型DSPのコード生成のための分割スケジュー リング手法を提案した.スケジューリングを分割することによ り,計算時間の抑制を確認することが出来た.しかし現時点で は,分割スケジューリングでも解を得ることの出来ないコード が存在する.種々のコードによる評価実験を行い,その結果に 基づいて分割法の改善を試みることが今後の課題である.

#### 謝 辞

本研究において共にコードスケジューリングの研究を行い, サポート頂いた小林涼氏 (現在古野電気株式会社)に感謝しま す.また,貴重なご助言を頂いた日本電気株式会社の池川将夫 氏,久村孝寛氏,大阪大学今井正治教授はじめ今井研究室の皆様 に感謝します.ご助言,ご討論いただいた野垣内聡氏,山本哲也 氏をはじめ関西学院大学石浦研究室の関係諸氏に感謝します.

#### 文

 G. Desoli: "Instruction Assignment for Clustered VLIW DSP Compilers: A New Approach," Hewlett-Packard Laboratories, Technical Report, HPL-98-13 (Jan. 1998).

献

- [2] A. Roemer and G. Fettweis: "Flow Graph Based Parallel Code Generation," in Proc. 4th International Workshop on Software and Compilers for Embedded Systems (Sept. 1999).
- [3] D. Kastner and S. Winkel: "ILP-based Instruction Scheduling for IA-64," in Proc. Workshop on Languages, Compilers and Tools for Embedded Systems, vol. 36, no. 8, pp. 145–154

(Aug. 2001).

- [4] R. Leupers: "Instruction Scheduling for Clustered VLIW DSPs," in Proc. 2000 International Conference on Parallel Architectures and Compilation Techniques, pp. 291–300 (Oct. 2000).
- [5] Texas Instruments: TMS320C6000 Optimizing Compiler User's Guide (Mar. 2000).
- [6] 小林,石浦,益井: "準ブール充足可能性判定によるクラスタ型 VLIW DSP の最適コードスケジューリング," 信学技報 VLD2006-94 (Jan. 2007).
- [7] 瀬戸,藤田: "有限状態機械 (FSM) とシンボリック状態探索を利用したコード生成手法,"情処論, vol. 43, no. 5, pp. 1235–1251 (May 2002).
- [8] 瀬戸,藤田,浅田: "充足可能性判定を利用した最適コード生成手法," 情処論, vol. 44, no. 5, pp. 1202–1205 (May 2003).
- [9] F. A. Aloul, A. Ramani, I. L. Markov, and K. A. Sakallah: "Generic ILP versus Specialized 0-1 ILP: An Update," in *Proc. International Conference on Computer-Aided Design*, pp. 450–457 (Nov. 2002).
- [10] Texas Instruments: TMS320C67x/67x+ DSP CPU and Instruction Set Reference Guide (May 2005).